# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-270370

(43)Date of publication of application: 25.09.2003

(51)Int.CI.

G04G 5/00

(21)Application number: 2002-072060

(71)Applicant: CASIO COMPUT CO LTD

(22)Date of filing:


15.03.2002

(72)Inventor: INOMATA SHINICHI

(54) TIME DATA RECEIVING DEVICE AND TIME DATA CORRECTING METHOD

PROBLEM TO BE SOLVED: To quickly determine an optimum receiving frequency and to switch a frequency of received radio waves to the optimum receiving frequency in a radio wave clock receiving radio waves with a plurality of different frequencies, that is, in a time data receiving device.

SOLUTION: When receipt of radio waves is started, a CPU 11 sends a switching signal to a switching circuit 15 so that radio waves with a frequency (a receipt successful frequency in the previous time) stored in a RAM 13 are received. In the case of a failure in receipt of radio waves, the receiving frequency is switched to another frequency, and then, the radio waves are received again. In the case of successful receipt of the radio waves, the frequency stored in the RAM 13 is updated to the frequency of the currently received radio waves.



# **LEGAL STATUS**

[Date of request for examination]

26.08.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted

abandonment

registration]

[Date of final disposal for application]

30.09.2005

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of rejection

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-270370

(P2003-270370A)

(43)公開日 平成15年9月25日(2003.9.25)

(51) Int.Cl.<sup>7</sup>

識別記号

FΙ

テーマコード(参考)

G04G 5/00

G 0 4 G 5/00

J 2F002

審査請求 未請求 請求項の数5

OL (全 13 頁)

(21)出願番号

特顧2002-72060(P2002-72060)

(22)出願日

平成14年3月15日(2002.3.15)

(71)出願人 000001443

カシオ計算機株式会社

東京都渋谷区本町1丁目6番2号

(72) 発明者 猪俣 真一

東京都羽村市栄町3丁目2番1号 カシオ

計算機株式会社羽村技術センター内

(74)代理人 100090033

弁理士 荒船 博司 (外1名)

Fターム(参考) 2F002 AA05 AB06 AC01 AD00 AD06

ADO7 BA04 BB04 DA00 EA01 EB01 ED01 ED02 ED04 ED05


FA16 GA06

# (54) 【発明の名称】 時刻データ受信装置、及び時刻データ修正方法

# (57)【要約】

【課題】 複数の異なる周波数の電波を受信する電波時計即ち時刻データ受信装置において、最適な受信周波数の判定を迅速に行うとともに、受信する電波の周波数を、直ちにこの最適な受信周波数に切り替えることである。

【解決手段】 電波受信開始、CPU11は、RAM13に記憶されている周波数(前回の受信成功周波数)の電波を受信するよう、切替回路15に切替信号を送出する。そして、電波の受信を失敗した場合には、受信周波数を他方の周波数に切り替え、再度電波の受信を行う。一方、電波の受信を成功した場合には、RAM13に記憶されている上記周波数を、現在受信している電波の周波数に更新する。



# 【特許請求の範囲】

【請求項1】基準クロック信号を計数して現在時刻データを得る計時手段と、時刻データを含む電波であって周波数が異なる複数の電波を受信可能な電波受信手段と、前記電波受信手段が受信する電波の周波数を切り替える受信周波数切替手段と、前記受信周波数切替手段による周波数の切り替えを制御する制御手段と、前記電波受信手段により受信された電波に含まれる時刻データに基づいて前記現在時刻データを修正する現在時刻修正手段と、を備える時刻データ受信装置であって、

前記電波受信手段による電波の受信の成功/失敗を判定する成否判定手段と、

周波数を記憶する記憶手段と、

を更に備え、

前記制御手段は、前記電波受信手段が受信する電波の周 波数を、前記記憶手段に記憶された周波数に切り替える ように前記受信周波数切替手段を制御するとともに、前 記成否判定手段により失敗と判定された場合には、前記 受信周波数切替手段を他の周波数に切り替えるように制 御し、前記成否判定手段により成功と判定された場合に は、前記電波受信手段が受信している電波の周波数を前 記記憶手段に記憶させることを特徴とする時刻データ受 信装置。

【請求項2】基準クロック信号を計数して現在時刻データを得る計時手段と、時刻データを含む電波であって周波数が異なる第1の電波および第2の電波を受信可能な電波受信手段と、前記電波受信手段が受信する電波の周波数を切り替える受信周波数切替手段と、前記受信周波数切替手段による周波数の切り替えを制御する制御手段と、前記電波受信手段により受信された電波に含まれる時刻データに基づいて前記現在時刻データを修正する現在時刻修正手段と、を備える時刻データ受信装置であって、

前記電波受信手段による電波の受信の成功/失敗を判定する成否判定手段を更に備え、

前記制御手段は、前記電波受信手段が受信する電波の周波数を、前記第1の電波の周波数に切り替えるように前記受信周波数切替手段を制御し、その後、前記成否判定手段により失敗と判定された場合には、前記受信周波数切替手段を前記第2の電波の周波数に切り替えるように制御することを特徴とする時刻データ受信装置。

【請求項3】請求項1又は2記載の時刻データ受信装置 において、

前記各電波は1Hzの変調波で変調されており、

前記成否判定手段は、前記電波受信手段によって受信された電波の秒同期が取れていない場合には、当該電波の 受信を失敗と判定することを特徴とする時刻データ受信 装置。

【請求項4】基準クロック信号を計数して現在時刻データを得る計時手段と、時刻データを含む電波であって周

波数が異なる複数の電波を受信可能な電波受信手段と、 周波数を記憶する記憶手段とを備える時刻データ受信装 置の時刻データ修正方法であって、

前記電波受信手段が受信する電波の周波数を、前記記憶 手段に記憶された周波数に切り替えて、前記電波受信手 段による電波の受信の成功/失敗を判定する第1判定ス テップと

前記第1判定ステップにおいて失敗と判定された場合には、前記電波受信手段が受信する電波の周波数を前記記憶手段に記憶された周波数以外の周波数に切り替えて、前記電波受信手段による電波の受信の成功/失敗を再判定する第2判定ステップと、

前記第2判定ステップにおいて成功と判定された場合には、前記電波受信手段が受信している電波の周波数を前記記憶手段に記憶させる周波数更新ステップと、

前記第1判定ステップ又は前記第2判定ステップにおいて成功と判定された場合に、前記電波受信手段が受信した電波に含まれる時刻データに基づいて前記現在時刻データを修正する修正ステップと、

を含むことを特徴とする時刻データ修正方法。

【請求項5】基準クロック信号を計数して現在時刻データを得る計時手段と、時刻データを含む電波であって周波数が異なる第1の電波および第2の電波を受信可能な電波受信手段とを備える時刻データ受信装置の時刻データ修正方法であって、

前記電波受信手段が受信する電波の周波数を、前記第1 の電波の周波数に切り替えて、前記電波受信手段による 電波の受信の成功/失敗を判定する第1判定ステップ と、

前記第1判定ステップにおいて失敗と判定された場合には、前記電波受信手段が受信する電波の周波数を前記第2の電波の周波数に切り替えて、前記電波受信手段による電波の受信の成功/失敗を再判定する第2判定ステップと、

前記第1判定ステップ又は前記第2判定ステップにおいて成功と判定された場合に、前記電波受信手段が受信した電波に含まれる時刻データに基づいて前記現在時刻データを修正する修正ステップと、

を含むことを特徴とする時刻データ修正方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、時刻データを含む 電波を受信する時刻データ受信装置、及び時刻データ修 正方法に関する。

[0002]

【従来の技術】現在、各国(例えば、ドイツ、イギリス、スイス、日本等)では、時刻データ即ちタイムコード入りの長波標準電波が送出されている。我が国(日本)では、2つの送信所(福島県、及び佐賀県)より、図7に示すようなフォーマットのタイムコードで振幅変

調した、40kHz及び60kHzの長波標準電波が送出されている。

【0003】図7によれば、タイムコードは、正確な時 刻の分の桁が更新される毎即ち1分毎に、1周期60秒 のフレームで送出されている。そして、この60秒(1 分間)のフレームの開始時点である正分(毎分0秒)の 立ち上がりには、先頭マーカ(M)が対応する。この先 頭マーカ(M)は、パルス幅O.2秒のものが配され、 またこれと同じパルス幅0.2秒のポジションマーカ (PO~P5)が9秒(P1)、19秒(P2)、29 秒 (P3)、39秒 (P4)、49秒 (P5)、及び5 9秒 (P0) の時点にも配されている。このため、フレ ームの境界には、ほぼ1秒の間隔をおいてパルス幅0. 2秒のものが2個(即ち先頭マーカ(M)で示されるも のとポジションマーカ (PO) で示されるもの) 配され ていることになる(これにより新フレームの開始を認識 できることになる)。そして、この2個のパルスのうち 前者である先頭マーカ(M)は、フレーム基準マーカ (M) である。即ち、このフレーム基準マーカ (M) で 示されるパルスの立ち上がり時点が、現在時刻の分の桁 の正確な更新時となる。

【0004】そして、上記フレーム内には、当該フレーム開始時点(M)の時刻の分、時、及び積算日(1月1日からの日数)等の各データが、それぞれ1秒台、10秒台、及び20~30秒台に2進化10進数(BCD)で符号化されて配されている。また、この場合、ロジック1及び0はそれぞれパルス幅が0.5秒、及び0.8秒のパルスで表されている。また、フレーム内には、図7に示すように、適宜、データとしてではなく単なるデリミッタとして用いられているパルス幅0.8秒のものも配されている。尚、図7に示すフレームには、通算日114日の17時25分のデータが表示されている。

【0005】ところで、このタイムコードを受信し、これにより計時回路の時刻データを修正する、いわゆる電波時計と呼ばれる時刻データ受信装置が実用化されている。更に、上述のように、2つの送信所から送信される長波標準電波の送信周波数が各々異なるため、双方の周波数(40kHz、及び60kHz)の電波を受信可能な、いわゆるマルチバンド化された電波時計が提供されている。

#### [0006]

【発明が解決しようとする課題】しかしながら、このようにマルチバンド化された電波時計においては、場所に応じて、どちらの送信所から送信される電波を受信すればよいのか、即ちどちらの周波数の電波を受信すればよいのかを迅速に判断し、受信周波数を切り替える必要がある。

【0007】本発明の課題は、複数の異なる周波数の電波を受信する電波時計即ち時刻データ受信装置において、最適な受信周波数の判定を迅速に行うとともに、受

信する電波の周波数を、直ちにこの最適な受信周波数に切り替えることである。

#### [0008]

【課題を解決するための手段】上記課題を解決するため に、請求項1記載の発明は、基準クロック信号を計数し て現在時刻データを得る計時手段(例えば、図1の計時 計数回路19)と、時刻データを含む電波であって周波 数が異なる複数の電波を受信可能な電波受信手段(例え ば、図1のアンテナ14)と、前記電波受信手段が受信 する電波の周波数を切り替える受信周波数切替手段(例 えば、図1の切替回路15)と、前記受信周波数切替手 段による周波数の切り替えを制御する制御手段(例え ば、図1のCPU11)と、前記電波受信手段により受 信された電波に含まれる時刻データに基づいて前記現在 時刻データを修正する現在時刻修正手段(例えば、図1 のCPU11)と、を備える時刻データ受信装置(例え ば、図1の時刻データ受信装置1)であって、前記電波 受信手段による電波の受信の成功/失敗を判定する成否 判定手段(例えば、図1のCPU11)と、周波数を記 憶する記憶手段(例えば、図1のRAM13)と、を更 に備え、前記制御手段は、前記電波受信手段が受信する 電波の周波数を、前記記憶手段に記憶された周波数に切 り替えるように前記受信周波数切替手段を制御するとと もに、前記成否判定手段により失敗と判定された場合に は、前記受信周波数切替手段を他の周波数に切り替える ように制御し、前記成否判定手段により成功と判定され た場合には、前記電波受信手段が受信している電波の周 波数を前記記憶手段に記憶させることを特徴としてい

【0009】また、請求項4記載の発明は、基準クロッ ク信号を計数して現在時刻データを得る計時手段(例え ば、図1の計時計数回路19)と、時刻データを含む電 波であって周波数が異なる複数の電波を受信可能な電波 受信手段(例えば、図1のアンテナ14)と、周波数を 記憶する記憶手段(例えば、図1のRAM13)とを備 える時刻データ受信装置 (例えば、図1の時刻データ受 信装置1)の時刻データ修正方法であって、前記電波受 信手段が受信する電波の周波数を、前記記憶手段に記憶 された周波数に切り替えて、前記電波受信手段による電 波の受信の成功/失敗を判定する第1判定ステップ(例 えば、図3のステップS12~S14、又はS18~S 20)と、前記第1判定ステップにおいて失敗と判定さ れた場合には、前記電波受信手段が受信する電波の周波 数を前記記憶手段に記憶された周波数以外の周波数に切 り替えて、前記電波受信手段による電波の受信の成功/ 失敗を再判定する第2判定ステップ (例えば、図3のス テップS15~S17、又はステップS21~S23) と、前記第2判定ステップにおいて成功と判定された場 合には、前記電波受信手段が受信している電波の周波数 を前記記憶手段に記憶させる周波数更新ステップ(例え

ば、図3のステップS25)と、前記第1判定ステップ 又は前記第2判定ステップにおいて成功と判定された場合に、前記電波受信手段が受信した電波に含まれる時刻 データに基づいて前記現在時刻データを修正する修正ステップ(例えば、図3のステップS24)と、を含むことを特徴としている。

【0010】この請求項1又は4記載の発明によれば、電波の受信を開始する際、先ず、受信する電波の周波数を、上記記憶手段に記憶されている周波数は、最近受信を成功した電波の周波数であるため、電波の受信を、高確率で成功させることができる。また、電波の受信を失敗した場合には、受信する電波の周波数を、直ちに他の周波数に切り替えることができる。このことにより、最適な受信周波数を判定し、受信した電波に含まれる時刻データに基づく現在時刻の修正を、迅速に行うことが可能となる。

【0011】請求項2記載の発明は、基準クロック信号 を計数して現在時刻データを得る計時手段 (例えば、図 1の計時計数回路19)と、時刻データを含む電波であ って周波数が異なる第1の電波および第2の電波を受信 可能な電波受信手段(例えば、図1のアンテナ14) と、前記電波受信手段が受信する電波の周波数を切り替 える受信周波数切替手段(例えば、図1の切替回路1 5)と、前記受信周波数切替手段による周波数の切り替 えを制御する制御手段(例えば、図1のCPU11) と、前記電波受信手段により受信された電波に含まれる 時刻データに基づいて前記現在時刻データを修正する現 在時刻修正手段(例えば、図1のCPU11)と、を備 える時刻データ受信装置(例えば、図1の時刻データ受 信装置1)であって、前記電波受信手段による電波の受 信の成功/失敗を判定する成否判定手段(例えば、図1 のCPU11)を更に備え、前記制御手段は、前記電波 受信手段が受信する電波の周波数を、前記第1の電波の 周波数に切り替えるように前記受信周波数切替手段を制 御し、その後、前記成否判定手段により失敗と判定され た場合には、前記受信周波数切替手段を前記第2の電波 の周波数に切り替えるように制御することを特徴として いる。

【0012】また、請求項5記載の発明は、基準クロック信号を計数して現在時刻データを得る計時手段(例えば、図1の計時計数回路19)と、時刻データを含む電波であって周波数が異なる第1の電波および第2の電波を受信可能な電波受信手段(例えば、図1のアンテナ14)とを備える時刻データ受信装置(例えば、図1の時刻データ受信装置1)の時刻データ修正方法であって、前記電波受信手段が受信する電波の周波数を、前記第1の電波の周波数に切り替えて、前記電波受信手段による電波の受信の成功/失敗を判定する第1判定ステップ(例えば、図6のステップS31~S34)と、前記第

1判定ステップにおいて失敗と判定された場合には、前記電波受信手段が受信する電波の周波数を前記第2の電波の周波数に切り替えて、前記電波受信手段による電波の受信の成功/失敗を再判定する第2判定ステップ(例えば、図6のステップS35~S38)と、前記第1判定ステップ又は前記第2判定ステップにおいて成功と判定された場合に、前記電波受信手段が受信した電波に含まれる時刻データに基づいて前記現在時刻データを修正する修正ステップ(例えば、図6のステップS39)と、を含むことを特徴としている。

【0013】この請求項2または5記載の発明によれば、先ず第1の電波を受信し、その成功/失敗を判定する。そして、失敗と判定した場合には、受信する電波の周波数を、直ちに第2の周波数に切り替える。このことにより、最適な受信周波数を判定し、受信した電波に含まれる時刻データに基づく現在時刻の修正を、迅速に行うことが可能となる。

【0014】また、請求項3記載の発明のように、請求項1又は2記載の時刻データ受信装置において、前記各電波は1Hzの変調波で変調されており、前記成否判定手段は、前記電波受信手段によって受信された電波の秒同期が取れていない場合には、当該電波の受信を失敗と判定するように構成してもよい。

【0015】この請求項3記載の発明によれば、例えば上記電波として、現在日本において送出されている長波標準電波を受信し、この受信した電波の秒同期が取れているかにより、電波の受信を失敗したか否かを判定することができる。即ち、受信している電波の周波数が適切でない場合には、受信開始から所定時間の電波の受信状況により、直ちに受信の失敗を判定することができる。【0016】

【発明の実施の形態】以下、本発明に好適な2つの形態 を、図面を参照して詳細に説明する。

【0017】 [第1の実施の形態] 先ず、図1〜図5を参照して、第1の実施の形態を詳細に説明する。

【0018】図1は、本発明を適用した時刻データ受信 装置1の主回路構成を示すブロック図である。同図によ れば、時刻データ受信装置1は、CPU (Central Proc essing Unit) 11、ROM (Read Only Memory) 1 2、RAM (Random Access Memory) 13、アンテナ1

 2、RAM (Random Access Memory) 13、アンテナ1

 4、切替回路15、受信回路16、発振回路17、分周回路18、計時計数回路19、表示部20、及びスイッチ部21より構成される。

【0019】CPU11は、ROM12に記憶されているプログラムに基づいて、受信回路16から送られてくる時刻データを処理・加工して、電波の受信を成功したか否かを判断する制御や時刻修正を行う制御、切替回路15に対して受信する電波の周波数を切り替える切替信号を出力して、アンテナ14の同調周波数を切り替える制御等を行う。

【0020】RAM13は、CPU11の制御の下、CPU11で処理されたデータを記憶するとともに、記憶しているデータをCPU11に出力するために用いられる。このRAM13には、図2に示すように、受信時分メモリX1~X3、受信積算日メモリD1~D3、受信現在時刻メモリY、及び受信成功周波数メモリZが備えられている。

【0021】受信時分メモリX1~X3は、1分毎に連続して3回タイムコードTCを受信して、これらより抽出した時分データ(何時何分というデータ)が記憶されるメモリである。受信積算日メモリD1~D3は、受信時分メモリX1~X3に記憶される受信時分データとともに送られて来る積算日データを変換して得られた日付データ(何月何日というデータ)が記憶されるメモリである。

【0022】受信現在時刻メモリYは、受信時分メモリX3に記憶されている時分データに、計時計数回路19.の現在時刻(時刻データ)を修正するまでの経過時間(具体的には、1分)を加算した時分データと、受信積算日メモリD3に記憶されている日付データとを含んで構成された時刻データが記憶されるメモリである。そして、この受信現在時刻メモリYに記憶されている時刻データが、現在の正確な時刻データとして、計時計数回路

【0023】受信成功周波数メモリZは、受信が成功した場合の周波数が記憶されるメモリである。即ち、この受信成功周波数メモリZの内容は、電波の受信が成功した場合に、その時の受信周波数に更新される。

19にセットされる。

【0024】ROM12は、主に、時刻データ受信装置 1に係るシステムプログラムや、本実施の形態の処理 (図3~図5参照)を実行するためのプログラム等を格 納している。

【0025】アンテナ14は、送出されてくる電波を受信し、これを対応する電気信号に変換して切替回路15に出力するものであり、40kHzの周波数に同調する40kHz同調アンテナ14a、及び60kHzの周波数に同調する60kHz同調アンテナ14bを備えている。

【0026】切替回路15は、CPU11からの切替信号に従って、アンテナ14から出力される上記電気信号から特定周波数の信号を選択し、受信回路16に出力する回路である。

【0027】受信回路16は、CPU11からの受信開始/終了信号Cを受けて起動し、上記電気信号から時刻コード即ちタイムコードTCを得てCPU11に送出し、その後、受信開始/終了信号Cを受けて作動を停止するスーパーへテロダイン形の受信回路16である。即ち、受信回路16は、切替回路15から出力された電気信号を増幅する高周波増幅回路と、局部発振器として利用されるPLL周波数シンセサイザと、上記高周波増幅

回路で増幅された信号に上記PLL周波数シンセサイザからの信号を混合する混合器と、この混合器からの信号から、所望の中間周波数信号を取り出すバンドパスフィルタと、このバンドパスフィルタで取り出した中間周波数信号からベースバンド信号を得る検波回路と、この検波回路で得られたベース信号をデジタル信号に変換してタイムコードTCとしてCPU11に出力するA/D変換回路と、からなる。

【0028】発振回路17は、常時、一定周波数の信号を出力している回路である。分周回路18は、発振回路17から出力される上記信号を計数して、計数値が1分に対応する値になる度に、1分信号mを計時計数回路19に出力する回路である。また、この分周回路18は、CPU11からのプリセット信号Pを受け取る度に、計数値を1秒分だけ大きいものにする。

【0029】計時計数回路19は、分周回路18からの 1分信号mを計数して、現在時刻データ即ち当日の日付 データ、現在の時データ及び分データ等を得て、これを CPU11に出力する。また、この現在時刻データは、 CPU11により、適宜タイムコードTCに基づく正確 な現在時刻データに修正される。

【0030】スイッチ部21は、各種スイッチ、例えば時刻データ受信装置1に、長波標準電波を受信して現在時刻の修正を行わせるための時刻修正スイッチSWを備え、これらのスイッチが操作された時には、対応するスイッチ入力信号をCPU11に出力する回路である。

【0031】表示部20は、小型液晶ディスプレイ等により構成され、CPU11からのデータ、例えば計時計数回路19による現在時刻データ等をデジタル表示する。

【0032】次に、上記のように構成される時刻データ受信装置1の全体処理動作を、図3に示すフローチャートを参照して説明する。また、この動作は、スイッチ部21の時刻修正スイッチSWが押されることにより、CPU11が、ROM12内に記憶されている対応するプログラムを実行することで、開始される。

【0033】同図によれば、CPU11は、先ず、RAM13の受信成功周波数メモリZに記憶されている周波数、即ち前回受信に成功した周波数の電波を受信するよう、切替信号を切替回路15に出力する。即ち、受信成功周波数メモリZに記憶されている周波数が「40kHz」である場合(ステップS11:40kHz)、CPU11は、切替回路15の同調周波数を40kHzとする切替信号を出力する(ステップS12)。一方、記憶されている周波数が「60kHz」である場合には(ステップS11:60kHz)、切替回路15の同調周波数を60kHzとする切替信号を出力する(ステップS13)。

【0034】次いで、CPU11は、電波の受信開始信号Cを受信回路16に出力して電波の受信を開始させ、

タイムコードTCの取り込みを開始する。即ち、CPU 11により切替信号を入力された切替回路 15は、この 切替信号に指定された周波数(40kHz、又は60kHz)に同調し、その電気信号を受信回路 16に出力する。また、電波の受信開始信号 Cを入力された受信回路 16は、受信動作を開始し、上記電気信号をタイムコードTCに変換し、CPU11に出力する。そして、CP U11は、このタイムコードTCを順次取り込んでゆく。

【0035】このように、電波の受信即ちタイムコード TCの取り込みを開始すると、CPU11は、続いて、 後述する電波受信処理(図4参照)を実行し(ステップ S13、又はステップS19)、この周波数での電波の 受信が成功であるか否かを判断する。

【0036】その結果、電波の受信が成功であると判断した場合(ステップS14:YES、又はステップS20:YES)、CPU11は、続いて、後述する時刻修正処理(図5参照)を実行し(ステップS24)、取り込んだタイムコードTCに基づいて、計時計数回路19による現在時刻データを修正する。

【0037】その後、CPU11は、計時計数回路19の現在時刻データ(修正後のデータである)を表示部20にデジタル表示させるとともに、今回の受信周波数、即ちアンテナ14の同調周波数(40kHz、又は60kHz)をRAM13の受信成功周波数メモリZに記憶させ(ステップS25)、本処理を終了する。

【0038】一方、ステップS14、又はステップS20において、電波の受信が失敗であると判断した場合(ステップS14:NO、又はステップS20:NO)、CPU11は、他方の周波数の電波を受信するよう、切替信号を切替回路15に出力する。即ち、現在の受信周波数が「40kHz」である場合(ステップS14:NO)、同調周波数を60kHzに切り替えるための切替信号を、切替回路15に出力する(ステップS15)。一方、現在の受信周波数が「60kHz」である場合には(ステップS20:NO)、同調周波数を40kHzに切り替えるための切替信号を、切替回路15に出力する(ステップS21)。

【0039】そして、CPU11は、新たに切り替えた周波数(60kHz、又は40kHz)での電波の受信を開始させるとともに、ステップS13、又はステップS19と同様に、この周波数での電波受信処理(図4参照)を実行する(ステップS16、又はステップS22)。即ち、送られてくるタイムコードTCを順次取り込むとともに、この周波数での電波の受信が成功であるか否かを判断する。

【0040】その結果、電波の受信が成功であると判断 した場合 (ステップS17:YES、又はステップS2 3:YES)、CPU11は、後述する時刻修正処理 (図5参照)を実行する (ステップS24)。即ち、取 り込んだタイムコードTCに基づき、計時計数回路19による現在時刻データを修正する。その後、CPU11は、計時計数回路19の現在時刻データ(修正後のデータである)を表示部20にデジタル表示させるととも、今回の受信周波数(60kHz、又は40kHz)を、RAM13の受信成功周波数メモリZに記憶させ(ステップS25)、本処理を終了する

【0041】一方、ステップS17、又はステップS23において、電波の受信が失敗であると判断した場合には(ステップS17:NO、又はステップS23:NO)、40kHz及び60kHzの双方の周波数での電波の受信を失敗したことになるので、CPU11は、電波の受信が不可能である旨のメッセージ(エラーメッセージ)を表示部20に表示させた後、本処理を終了する。

【0042】次に、上記ステップS13、ステップS16、ステップS19、又はステップS22において実行される電波受信処理について、図4に示すフローチャートを参照して説明する。本処理も、CPU11が、ROM12内に記憶されている、対応するプログラムを実行することにより、開始される処理である。

【0043】同図によれば、この電波修正処理が開始されると、CPU11は、先ず、取り込んだタイムコードTC中に、フレーム基準マーカ(M)(以下、「第1フレーム基準マーカ」という。)を検索する(ステップS131)。そして、第1フレーム基準マーカを検出すると(ステップS131:YES)、CPU11は、続いて得られるタイムコードTCから、分及び時のデータである時分データと、積算日データとを抽出する(ステップS132)。その後、この抽出した時分データを、RAM13の受信時分メモリX1に記憶させるとともに、積算日データを日付データに変換し、得られた日付データを、RAM13の受信積算日メモリD1に記憶させる(ステップS133)。

【0044】次いで、CPU11は、フレーム基準マーカ(M)の検出を3回行ったか否かを判断する(ステップS134)。その結果、フレーム基準マーカ(M)を3回検出したと判断した場合、CPU11は、続くステップS135に移行する。この場合、RAM13の受信時分メモリX1~X3、及び受信積算日メモリD1~D3には、データが記憶済みとなる。

【0045】一方、ステップS134において、フレーム基準マーカ(M)を3回検出していないと判断した場合には(ステップS134:NO)、CPU11は、再度ステップS131に移行する。

【0046】ステップS131に移行すると、CPU1 1は、続いて送られてくるタイムコードTCの中から、 上記第1フレーム基準マーカの次、即ち1分後に送られ て来るフレーム基準マーカ(M)(以下、「第2フレー ム基準マーカ」という。)を検索する(ステップS13 1).

【0047】そして、第2基準フレームマーカを検出すると(ステップS131:YES)、CPU11は、同様に、続いて得られるタイムコードTCから、時分データ及び積算日データを抽出する(ステップS132)。その後、この抽出した時分データを、受信時分メモリX2に記憶させるとともに、積算日データを日付データに変換し、受信積算日メモリD2に記憶させる(ステップS133)。

【0048】次いで、ステップS134において、CPU11は、フレーム基準マーカ(M)が3回検出されていないと判断し(ステップS134:NO)、再々度ステップS131に移行する。そして、上記と同様に、第2フレーム基準マーカの1分後に送られてくるフレーム基準マーカ(M)(以下、「第3フレーム基準マーカ」という。)を検索し(ステップS131)、この第3フレーム基準マーカを検出すると(ステップS131:YES)、続いて抽出した時刻データを受信時分メモリX3に記憶させるとともに、積算日データを変換した日付データを、受信積算日メモリD3に記憶させる(ステップS132、S133)。

【0049】その後、CPU11は、ステップS134 において、フレーム基準マーカ(M)を3回検出したと 判断し(ステップS134:YES)、続くステップS 135に移行する。

【0050】このように、3回のフレーム基準マーカ (M) 即ち第1~第3フレーム基準マーカの検出を行うと、CPU11は、受信時分メモリX3に記憶されている時分データに1分を加算した時分データと、受信積算日データY3に記憶されている日付データとを含んで構成される時刻データを、受信現在時刻メモリYに記憶させる(ステップS135)。即ち、ここで受信現在時刻メモリYに記憶される時刻データは、第3フレーム基準マーカの次(1分後)に検出されるであろうフレーム基準マーカ (M) (以下、「第4フレーム基準マーカ」という。)の立ち上がり時点の時刻データとなる。

【0051】次いで、CPU11は、データの受信が正しく行われたか否か、即ち受信データが正しいデータであるか否かを判断する(ステップS136)。即ち、RAM13の受信時分メモリX1~X3に記憶されている3つの時分データの値が順次1分づつ遅れたものなっているか、また、受信積算日メモリD1~D3に記憶されている3つの日付データが同一であるか否かを、それぞれ判断する。

【0052】判断の結果、上記3つの時分データが1分ずつ順次遅れており、且つ上記3つの日付データが同一である場合、CPU11は、データの受信が正しく行われた、即ち受信は成功であると判断する。一方、そうでない場合には、受信は失敗であると判断する。

【0053】以上のように、3回の基準フレームマーカ

(M)を検出し、取り込んだタイムコードTCから得られた3つの時刻データ及び日付データに基づいて、電波の受信が成功したか否かを判断すると、CPU11は、受信回路16に電波の受信停止信号Cを出力し、本電波受信処理を終了する。

【0054】次に、図3のステップS24で実行される時刻修正処理について、図5に示すフローチャートを参照して説明する。本処理も、CPU11が、ROM12内に記憶された、対応するプログラムを実行することにより、開始される処理である。

【0055】同図によれば、CPU11は、先ず、上記第4フレーム基準マーカの検出待ちとなる(ステップS241)。そして、第4フレーム基準マーカを検出すると(ステップS241:YES)、CPU11は、この第4フレーム基準マーカの立ち上がり時点より1秒経過後に立ち上がるパルス(図7のT1で示される時点)を待機する(ステップS242)。

【0056】そして、このT1を検出すると(ステップ S242:YES)、CPU11は、T1の検出と同時 に、RAM13の受信現在時刻メモリYに記憶されてい る時刻データを、現在時刻データとして計時計数回路1 9に強制的にセットする(ステップS243)。

【0057】ところで、ここでセットした時刻データは、上述の通り、第4基準フレームマーカの立ち上がり時点のデータである。即ち、T1よりも1秒だけ遅れたデータであるため、これを修正するために、CPU11は、次の1分信号mが60秒後ではなく59秒後に出力されるよう、分周回路18ペプリセット信号Pを与え、この分周回路18の計数値を強制的に1秒分だけ大きいものに設定する(ステップS244)。

【0058】以上のように、計時計数回路19の現在時刻データを、取り込んだタイムコードTCに基づく正確な時刻データに更新すると、CPU11は、本時刻修正処理を終了する。

【0059】以上、第1の実施の形態によれば、時刻データ受信装置1において、電波の受信を開始する際、CPU11は、先ず、受信成功周波数メモリZに記憶されている周波数、即ち前回受信に成功した周波数の電波を受信するよう、アンテナ14の同調周波数を切り替える。通常は、前回受信に成功した際の時刻データ受信装置1の位置条件と、今回の受信の際の位置条件とが同一であると考えられる。このため、電波の受信を、高確率で成功させることができる。また、受信を失敗した場合には、受信周波数を、直ちに他方の周波数に切り替えることができる。このことにより、最適な受信周波数を判定し、受信した電波に含まれるタイムコードに基づく時刻修正を、迅速に行うことが可能となる。

【0060】[第2の実施の形態]次に、図6を参照して、第2の実施の形態を詳細に説明する。第2の実施の形態における時刻データ受信装置は、第1の実施の形態

の時刻データ受信装置1とほぼ同様であるため、同一の 符号を用いて、その詳細な説明を省略する。また、第2 の実施の形態は、時刻データ受信装置1の全体処理動作 の手順等が第1の実施の形態と異なる。従って、この点 を中心に説明する。

【0061】第2の実施の形態に係る時刻データ受信装置1の全体処理動作を、図6に示すフローチャートを参照して説明する。また、この動作は、第1の実施の形態と同様、スイッチ部21の時刻修正スイッチSWが押されることにより、CPU11が、RON12内に記憶されている、対応するプログラムの実行を開始することで、開始される。

【0062】同図によれば、CPU11は、先ず、40kHzの電波を受信するよう、切替回路15の同調周波数を40kHzに切り替える切替信号を出力する(ステップS31)。そして、電波の受信開始信号Cを受信回路16に出力して、電波の受信を開始し、タイムコードTCの取り込みを開始する。即ち、切替回路15は、CPU11により切替信号に指定された周波数即ち40kHzに同調し、その電気信号を受信回路16に出力する。また、電波の受信開始信号Cを入力された受信回路16は、受信動作を開始し、上記電気信号をタイムコードTCに変換し、CPU11に出力する。そして、CPU11は、このタイムコードTCを順次取り込んでゆく。

【0063】このように、タイムコードTCの取り込み を開始すると、CPU11は、続いて、受信した電波の 秒同期が取れているか否かを判断する(ステップS3 2)。即ち、タイムコードTCの取り込みを開始した時 点から、10秒間の間、1秒毎に連続するパルス(即 ち、10個のパルス)が得られるか否かを判断する。 【0064】その結果、1秒毎に連続する10個のパル スが得られる場合には、秒同期が取れていると判断し (ステップS32:YES)、続くステップS33にお いて、40kHzでの電波受信処理を実行する(ステッ プS33)。尚、このステップS33において実行され る電波受信処理は、図4を参照して説明した処理と同様 の処理である。即ち、3回のフレーム基準マーカ(M) を連続して検出し、それぞれの時点での時分データ及び 日付データを取得し、これらのデータに基づいて、電波 の受信が成功であるか否かを判断する。

【0065】そして、この電波受信処理により、40kHzでの電波の受信が成功であると判断した場合(ステップS34:YES)、CPU11は、ステップS39に移行し、時刻修正処理を実行する(ステップS39)。尚、このステップS39において実行される時刻修正処理は、図5を参照して説明した処理と同様の処理である。即ち、先に取り込んだタイムコードTCに基づいて受信現在時刻メモリYに記憶されている時刻データを、計時計数回路19にセットするとともに、プリセッ

ト信号Pを分周回路18へ出力する。

【0066】その後、CPU11は、計時計数回路19の現在時刻データ(修正後のデータである)を、表示部20にデジタル表示させ、本処理を終了する。

【0067】また、ステップS32において、40kHzでの秒同期が取れていないと判定した場合(ステップS32:NO)、若しくはステップS34において、40kHzでの電波の受信が失敗であると判断した場合には(ステップS34:NO)、CPU11は、続いてステップS35に移行する。

【0068】そして、ステップS35において、CPU 11は、60kHzの電波を受信するよう、同調周波数を60kHzに切り替える切替信号を、切替回路15へ出力し(ステップS35)、60kHzでの電波の受信を開始する。

【0069】電波の受信を開始すると、CPU11は、ステップS32と同様に、受信した電波の秒同期が取れているか否かを判断する(ステップS36)。即ち、タイムコードTCの取り込みを開始した時点から、10秒間の間、1秒毎に連続するパルス(即ち、10個のパルス)が得られるか否かを判断する。

【0070】その結果、1秒毎に連続する10個のパルスが得られる場合には、秒同期が取れていると判断し(ステップS36:YES)、続くステップS37において、60kHzでの電波受信処理を実行する(ステップS36)。尚、このステップS36において実行される電波受信処理は、図4を参照して説明した処理と同様の処理であり、3回のフレーム基準マーカ(M)を連続して検出し、それぞれの時点での時分データ及び日付データを取得し、これらのデータに基づいて、電波の受信が成功であるか否かを判断する。

【0071】そして、この電波受信処理により、60kHzでの電波の受信が成功であると判断した場合(ステップS36:YES)、CPU11は、続くステップS39において、時刻修正処理を実行する(ステップS39)。尚、このステップS39において実行される時刻修正処理は、図5を参照して説明した処理と同様の処理である。即ち、先に取り込んだタイムコードTCに基づいて受信現在時刻メモリYに記憶されている時刻データを、計時計数回路19にセットするとともに、プリセット信号Pを分周回路18へ出力する。

【0072】その後、CPU11は、計時計数回路19の現在時刻データ(修正後のデータである)を、表示部20にデジタル表示させ、本処理を終了する。

【0073】また、ステップS36において、60kHzでの秒同期が取れていないと判定した場合(ステップS36:NO)、若しくは、ステップS38において、60kHzでの電波の受信が失敗であると判断した場合には(ステップS38:NO)、40kHz及び60kHzの双方の周波数での電波の受信を失敗したことにな

るので、CPU11は、電波の受信が不可能である旨の メッセージ (エラーメッセージ) を表示部20に表示さ せた後、本処理を終了する。

【0074】以上、第2の実施の形態によれば、時刻データ受信装置1において、電波の受信を開始すると、CPU11は、先ず、一方(40kHz)の電波を所定時間受信し、受信した電波の秒同期が取れているか否かを判定する。そして、秒同期が取れていない場合には、受信する電波の周波数を、直ちに他方(60kHz)の周波数に切り替える。このため、最適な受信周波数を判定し、受信した電波に含まれる時刻データに基づく現在時刻の修正を、迅速に行うことが可能となる。

【0075】〔変形例〕尚、本発明は、上記2つの実施の形態に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能である。

【0076】例えば、上記実施の形態においては、40 /60kHz双方の電波を1回づつ受信し、それぞれの受信が成功したか否かを判定することとしたが、これらの電波の受信を、所定の計測時間の間、繰り返し行うこととしてもよい。即ち、図3のステップS17のNO判定、及びステップS23のNO判定、又は図6のステップS36のNO判定、及びステップS38のNO判定の後に、動作開始からの経過時間が所定の計測時間内であるか否かを判定するステップを追加し、時間内であれば、ステップS11、又はステップS31に再度移行することとする。

【0077】この場合には、例えば障害電波が発生している場所を通過した等、時刻データ受信装置1の周辺状況等によって双方の周波数での受信が失敗した場合であっても、再度受信する電波の周波数を切り替え、繰り返し受信の成功/失敗の判定を行うことで、確実に、最適な周波数の判定を行うことが可能となる。

#### [0078]

【発明の効果】本発明によれば、最適な受信周波数を判定し、受信した電波に含まれる時刻データに基づく現在時刻の修正を、迅速に行うことが可能となる。

#### 【図面の簡単な説明】

- 【図1】時刻データ受信装置の構成図である。
- 【図2】 RAMのメモリ構成を示す図である。
- 【図3】第1の実施の形態における全体処理動作を説明 するためのフローチャートである。
- 【図4】電波受信処理を説明するためのフローチャートである。
- 【図5】時刻修正処理を説明するためのフローチャート である。
- 【図6】第2の実施の形態における全体処理動作を説明 するためのフローチャートである。
- 【図7】タイムコードを示す図である。


#### 【符号の説明】

- 1 時刻データ受信装置
- 11 CPU
- 12 ROM
- 13 RAM
- 14 アンテナ
- 14a 40kHz同調アンテナ
- 14b 60kHz同調アンテナ
- 15 切替回路
- 16 受信回路
- 17 発振回路
- 18 分周回路
- 19 計時計数回路
- 20 表示部
- 21 スイッチ部・


# 【図2】


受債被算日メモリ D1
受信債算日メモリ D2
受信機算日メモリ DS
刻メモリ Y
対数メモリ Z


【図1】



【図5】







【図7】

